Der Synchro/Resolver-zu-Digital-Wandler der Serie HSDC/HRDC1746 wurde entwickelt

auf dem Prinzip des Typ-II-Servo-Tracking-Prinzips und übernimmt

Differenzisolationseingang, der Datenausgang nimmt einen Drei-Zustands-Latch an

Modus ist es geeignet für die Umwandlung von analogen Signalen in digitale Signale

Dreileiter-Synchro und Vierleiter-Resolver. Mit schneller Konvertierungsgeschwindigkeit

und stabiler und zuverlässiger Leistung kann dieses Gerät weit verbreitet angewendet werden

in der Winkelmessung und in der automatischen Steuerung.

Dieses Produkt wird durch das Dickschicht-Hybrid-Integrationsverfahren hergestellt und ist

32-Draht-DIP, vollständig versiegeltes Metallgehäuse. Sowohl das Design als auch

Die Herstellung des Produkts erfüllt die Anforderungen von GJB2438A-2002

„Allgemeine Spezifikation für integrierte Hybridschaltungen“ und spezifisch

Spezifikationen des Produkts.

4. Elektrische Leistung (Tabelle 2, Tabelle 3)

Synchro-Digital-Wandler oder Resolver-Digital-Wandler (HSDC/HRDC1746-Serie)

Tabelle 2 Nennbedingungen und empfohlene Betriebsbedingungen

Tabelle 3 Elektrische Eigenschaften

Absolute max. Nennwert

Versorgungsspannung Vs: ± 17,25 VDC

Parameter

-3

3

HSDC/HRDC

1746-Serie

16

Anmerkungen

Logische Versorgungsspannung VL: +7V

50

Lagertemperaturbereich: -55℃~150℃

Mindest.

max.

2

90

Empfohlene Betriebsbedingungen

Versorgungsspannung Vs: ±15 ± 5 %

2

Genauigkeit/Winkelminute

Durch Fehlerverstärkung, Phasendiskriminierung und Filterung dieserof Fehlerfunktion, sin(θ-φ) erhält man, wenn θ-φu003d0 (innerhalb der Genauigkeit

des Konverters), führt dieser Fehler zu einer SpannungsregelungofOszillatorausgangs-Korrekturimpuls zum Ändern des binären digitalen Winkels φ

Umkehrzähler (Abb. 2).

Abb. 2 Blockschaltbild der Schaltung

(1) Dynamische Eigenschaften

Die Übertragungsfunktion des Wandlers ist in Abb. 3 dargestellt:

Open-Loop-Verstärkung:

Closed-Loop-Funktion:

1

NC

Für das Modul dieses Modells Kau003d48000/S2, T1u003d7,1 ms, T2u003d1,25 ms

17

NC

Abb. 3 Funktionsübertragung des Konverters

2

D9

(2) Methoden der Datenübertragung und zeitlicher Ablauf

18

Chipauswahlsteuerung aktivieren

Dieser Pin ist der Eingangspin der Steuerlogik, seine Funktion ist die Ausgabe

3

Daten an den Umrichter, um eine Dreizustandsregelung zu realisieren. Niedriges Niveau ist

gültig, die Ausgangsdaten des Konverters belegen den Datenbus. Wenn es um

19

High-Pegel, der Datenausgangsstift des Konverters befindet sich in drei Zuständen, der

Gerät belegt den Bus nicht.

4

Byteauswahl

Dieser Pin ist der Steuereingangspin, seine Funktion besteht darin, extern auszuführen

20

Auswahlkontrolle über die Ausgangsdaten des Konverters bei der Übertragung

Modus des 8-Bit-Datenbusses oder des 16-Bit-Datenbusses. Bei 16-Bit-Datenbusübertragung

5

Modus erforderlich ist, halten Sie diesen Logikstift hoch, die Daten werden sein

im Bus übertragen, der High-Byte-Ausgang liegt in Pin D1 bis D8 (D1 ist

21

High-Bit) und Low-Byte in D9 bis D16. Bei 8-Bit-Datenbusübertragung

Modus benötigt wird, werden die Daten in Pin D1 bis D8 (angeordnet von High

6

auf niedrig), und hohe 8 Bits und niedrige 8 Bits werden durch zwei Mal erhalten

Sequenzen, mit anderen Worten, wenn Byte select logisch hoch ist, hohe 8 Bits

22

ausgegeben, und wenn es logisch niedrig ist, werden niedrige 8 Bits ausgegeben.

Datensperrsteuerung (Sperrsignal) Inhibit

7

Dieser Pin ist der Eingangspin der Steuerlogik, seine Funktion ist die Ausgabe

Daten extern an den Konverter, um optionales Latchen oder Bypass zu realisieren

23

Steuerung. Auf High-Pegel stehen direkt die Ausgangsdaten des Konverters

Ausgabe ohne Latchen, siehe Zeitablaufdiagramm der Daten

8

Transfer. Bei Low-Pegel werden die Ausgangsdaten des Wandlers zwischengespeichert, die

Die interne Schleife wird nicht unterbrochen, und das Tracking funktioniert weiterhin

24

D1

Zeit, aber der Zähler gibt keine Daten aus. Wenn eine Übertragung erforderlich ist

9

Daten, macht der Konverter zuerst ein Sperrsteuersignal, um die Daten von High auf Low zu sperren, hält den Logikpegel für 640 ns auf Low, setzt dann den Enable-Eingang auf Low (zu diesem Zeitpunkt belegt das Gerät den Datenbus) und dann

erhält Daten durch Byte-Auswahl, dann schalten Sie alle Steuerlogiken auf hoch

25

D2

um die Daten aufzufrischen und zwischenzuspeichern, um sich auf die Übertragung vorzubereiten

10

Die nächsten Daten entnehmen Sie bitte den Zeitablaufdiagrammen der Datenübertragung Fig.4

und Abb.5.

26

D3

(3) Dämpfungsmethode des Eingangssignals (Abb.4 und Abb.5)

11

Abb. 4 Zeitablauf der 16-Bit-Busübertragung

Abb. 5: Zeitfolge der 8-Bit-Busübertragung

27

D4

6. MTBF-Kurve (Abb. 6)

12

Synchro-Digital-Wandler oder Resolver-Digital-Wandler (HSDC/HRDC1746-Serie)

7. Pin-Bezeichnung (Abb.7, Tabelle 4)

28

D5

Synchro-Digital-Wandler oder Resolver-Digital-Wandler (HSDC/HRDC1746-Serie)

13

S3

Abb.6 MTBF-Temperaturverlauf

29

D6

Abb.7 Pin-Bezeichnung (Ansicht von unten)

14

S2

(Hinweis: nach GJB/Z299B-98, gute Bodenbeschaffenheit vorausgesetzt)

30

D7

Tabelle 4 Funktionsbeschreibung der Leitungsanschlüsse

15

S1

Stift

31

D7

Symbol

16

NC

Bedeutung

32

NC

Stift

Boden

D12

Digitaler Ausgang für 12thbit

-VS

-15V Stromversorgung

D13

Digitaler Ausgang für 13thbit

+ GEGEN

+15V Stromversorgung

D14

Digitaler Ausgang für 14thbit

Ni

Hemmen

Ni

Kontrolle der Datensperre

D15

Digitaler Ausgang für 15thbit